叠层制造技术数据处理(先进的叠层式3D封装技术及其应用前景)
先进的叠层式3D封装技术及其应用前景
陆晋成立王振宇李岚李加元汪建敏
（江苏大学电气与信息工程学院）
摘要：
采用叠层3D封装技术将使芯片所包含晶体管数目成倍的增加，它不但具有体积小、性能高、功耗低等优点，而且拥有无可比拟的封装效率。对其叠层3D封装的发展趋势、技术特点、技术优势、散热问题以及应用前景等几个方面进行了探讨。
1引言
近几年来，先进的封装技术已在IC制造行业开始出现，如多芯片模块（MCM）就是将多个IC芯片按功能组合进行封装，特别是三维（3D）封装首先突破传统的平面封装的概念，组装效率高达200%以上。它使单个封装体内可以堆叠多个芯片，实现了存储容量的倍增，业界称之为叠层式3D封装；其次，它将芯片直接互连，互连线长度显著缩短，信号传输得更快且所受干扰更小；再则，它将多个不同功能芯片堆叠在一起，使单个封装体实现更多的功能，从而形成系统芯片封装新思路；最后，采用3D封装的芯片还有功耗低、速度快等优点，这使电子信息产品的尺寸和重量减小数十倍[1-2]。正是由于3D封装拥有无可比拟的技术优势，加上多媒体及无线通信设备的使用需求，才使这一新型的封装方式拥有广阔的发展空间。
2叠层式3D封装的结构与工艺
2.1叠层式3D封装的结构形式
最常见的裸芯片叠层3D封装先将生长凸点的合格芯片倒扣并焊接在薄膜基板上，这种薄膜基板的材质为陶瓷或环氧玻璃，其上有导体布线，内部也有互连焊点，两侧还有外部互连焊点，然后再将多个薄膜基板进行叠装互连。它的典型结构和原理图如图1所示。
2.2裸芯片叠层的工艺流程
裸芯片叠层的工艺过程为：第一步，在芯片上生长凸点并进行倒扣焊接。如果采用金凸点，则由金丝成球的方式形成凸点，在250～400℃下，加压力使芯片与基板互连；若用铅锡凸点，则采用Pb95Sn5（重量比）的凸点，这样的凸点具有较高的熔点，而不致在下道工艺过程中熔化。具体方法，先在低于凸点熔点的温度（180～250℃）下进行芯片和基板焊接，在这一温度下它们靠金属扩散来焊接；然后加热到250～400℃，在这一温度下焊料球熔化，焊接完毕。第一步的温度是经过成品率试验得到的，当低于150℃时断路现象增加；而当高于300℃时，则相邻焊点的短路现象增多。第二步，在芯片与基板之间0.05mm的缝隙内填入环氧树脂胶，即进行下填料。第三步，将生长有凸点的基板叠装在一起，该基板上的凸点是焊料凸点，其成分为Pb/Sn或Sn/Ag，熔点定在200～240℃。这最后一步是将基板叠装后，再在230～250℃的温度下进行焊接。
2.3MCM叠层的工艺流程
MCM叠层的工艺流程与裸芯片叠层的工艺流程基本一致。除上述边缘导体焊接采用互连方式外，叠层3D封装还有多种互连方式，例如引线键合叠层芯片就是一种采用引线键合技术实现叠层互连的，该方法的适用范围比较广。此外，叠层互连工艺还有叠层载带、折叠柔性电路等方式。叠层载带是用载带自动键合（TAB）实现IC互连，可进而分为印刷电路板（PCB）叠层TAB和引线框架TAB。折叠柔性电路方式是先将裸芯片安装在柔性材料上，然后将其折叠，从而形成三维叠层的封装形式。
3用于便携式电子信息产品的叠层
3D封装技术
3.1叠层3D封装符合MCP的技术要求
由图1可见，与其他二维多芯片封装（2D-MCP）不同，3D多芯片封装（3D-MCP）为垂直方向上的堆叠。虽然MCM组装也是多芯片封装，但其基板面积与芯片面积的比例过大，封装效率相对较低。尽管3D封装并不是一种新概念，但它一直到近几年来才得以广泛应用，究其原因主要是3D封装的成本较高。随着多媒体技术的发展，无线通信设备在重量轻、体积小的同时要求功能完备。消费类电子新品如MP3和双模式数码相机（DSC）要求芯片体积小、耗电少、存储速度快。可以说，一方面便携式电子信息产品的发展趋势迫切需要在提高芯片运行速度的同时，于较小的体积内实现多种功能及更大的存储容量，而原有的传统封装已经不能满足这一要求；另一方面随着芯片工作频率的上升，过长的引线会导致芯片间的数据传输速度变慢，目前芯片的最高频率已超过1GHz，而PCB上的信号传输速度通常不超过500MHz，这对于高性能的数字信号处理器（DSP）来说，适合外围设备的低频率只能采用分频的方法。而在系统封装（SIP）中若采用3D封装技术，则将微处理器与存储器整合在一起，这就显著缩短了连线长度，在芯片尺寸减小的情况下，显著提升了芯片工作性能[3-5]。
3.2叠层式3D封装的性能特点与技术优势
3.2.1叠层3D封装方式的技术优势
3D封装拥有无可比拟的组装密度，组装效率高达200%以上，从而使单个封装体可以实现更多的功能，并使外围设备PCB的面积进一步缩小。体积内效率得到提高，且芯片间导线长度显著缩短，信号传输速度得以提高，减少了信号时延与线路干扰，进一步提高了电气性能。另外，3D封装体内部单位面积的互连点数大大增加，集成度更高，外部连接点数也更少，从而提高了IC芯片的工作稳定性。
3.2.2裸片堆叠和封装堆叠各自的性能特点
叠层式3D封装可以通过两种方式来实现，这两种方式各有其优缺点。一种是裸片堆叠，采用该方式可以保持封装体面积的大小，在高度上进行延拓，而高度（厚度）的增加很小。其优点显而易见，封装体积小，但其结构决定了该封装方式的致命弱点，当堆叠中一层电路出现故障时，整个芯片都将出现故障。另一种方式是封装堆叠，目前这种封装已有多种形式，它能堆叠不同厂商的数/模混合IC的裸片，甚至可以在封装工艺实施前进行检测和预烧。其组装过程类似于裸片堆叠，在PCB装配过程中需要设计另外的表面贴装堆叠工艺。
3.2.3叠层式3D封装体的散热问题
由于3D封装是在一个较小的封装体内堆叠多层IC芯片，所以3D封装的散热问题尤为突出。如果不解决散热问题，将使封装体内温度过高，影响封装体内IC芯片的稳定性，严重时甚至会烧坏芯片。然而，3D封装方式与传统封装方式不同，3D封装只对其表面进行散热无法取得令人满意的效果，即使在表面加散热装置也只能使靠近表面的那层芯片的温度下降，而对内部芯片温度的降低却显得效果不理想。因而只能在封装体表面采用强力风冷或液体冷却，或者采用热阻值较低的基板。由于封装体是一个密封系统，当表面散热和低阻基板仍不能解决散热问题时，在内部芯片基板上合理设置缺口或通孔，利用气体对流的原理（封装体内不为真空时），将内部IC芯片所产生的热量带到封装体的表面，这样即有利于内部芯片的散热。尤其是便携式电子信息产品当无法使用风冷和水冷方式时，或当内部芯片功率较大、工作温度较高时，该方法是奏效的。
4叠层式3D封装技术的应用前景
4.13D封装在计算机内存中的应用
在计算机内部，由于各种电子元器件的频率不同，如内存和中央微处理器（CPU）等，故从工艺和经济性方面考虑，技术的进步在不同的元器件上有所不同。但是，有些元器件限制了系统性能的提高。在过去的几年里，计算机的扩容成为信息系统的瓶颈问题，故CPU不得不使用倍频技术来适应频率比其低得多的内存。但是最近几年来，研究人员开发出新型的计算机高速缓存，如：双数据传输速率同步动态随机存取存储器（DDRSDRAM）和存储器总线式动态随机存储器（RDRAM），它们比普通同步动态随机存取存储器（SDRAM）的速
度至少快2倍以上。然而，这些内存的频率还是不能与强大的CPU的主频相比，于是研发出新一代的DDRSDRAMII（注：它是DDRSDRAM的新一代产品，通常写为DDRII），其工作频率可达400MHz以上。笔记本电脑和小巧玲珑的电子信息设备的体积越来越小，而功能却越来越强大，对芯片封装的要求也就更高。传统的封装形式已经达到了其性能极限，而新一代的3D封装恰恰能满足这些要求，3D封装技术可以在相同的封装体积下，内存的性能更好，容量更大。以下给出采用BGA技术的3D封装形式和采用薄型小尺寸封装技术（TSOP）的3D封装形式。图2为采用BGA形式的3D封装DDRSDRAMII的内存模块。由图2可见，在底面积（X，Y方向）不变的条件下封装体内采用裸片堆叠技术，可使得芯片容量增加数倍，而付出的代价仅是厚度（Z方向）上的微不足道的增加。在工艺技术上，芯片间采用绝缘胶隔离，从而应用已相当成熟的引线键合工艺来实现芯片与基板之间的互连。
4.2在多媒体存储卡（MMC）上的应用
MMC（Multi-MediaCard）是SanDisk公司于1997年首次提出的。作为一种通用的存储卡，该卡重量不足2g，已被广泛用于MP3、个人数字处理器（PDA）、DSC和智能手机等便携式设备中。
这种卡采用裸片叠层封装，在较小的封装体内实现了较大的存储容量，目前MMC卡的容量已经突破1GB，且不同容量的卡大小相同，这说明用裸片叠片3D封装的MMC在封装尺寸上的增加微乎其微。图3为采用裸片叠层3D封装的MMC结构，图3（a）为普通结构的MMC，卡上只有一个存储单元；图3（b）为两个存储单元，它们采用裸片叠合在一起，图中ASIC为专用集成电路；图3（c）为4个存储单元，在平面上采用并列方式，在空间上采用裸片堆叠形式。图3（a）、图3（b）和图3（c）中3个卡的底面积（X，Y方向）相同，而高度上（Z方向）的增加几乎可以忽略。
芯片与基板间采用传统的引线键合方式，较容易实现预定的工艺方案。然而，采用裸片堆叠技术在卡体大小几乎不变的条件下，将这种卡的容量翻倍，不但实现较小的封装体内有较大的存储容量，而且芯片运行频率得以提高，从而加快了I/O数据的存储速度。
4.3在系统封装（SIP）中的应用
随着半导体技术的发展，芯片集成功能越来越多，性能越来越好，同时体积越来越小，但要求单一封装体能实现各种复杂的功能，而系统级封装（SOP：systemonpackage）可以很好地满足这种需要。然而SOP的设计要求较高，开发周期长，成本高。与SOP相比，SIP（systeminpackage）可以采用商用元件，通用性较好，制作成本较低，产品进入市场周期短且风险小，可以采用混合封装技术。传统的封装形式，每一独立模块所实现的功能相对单一，如处理器单元只能实现数据分析而不能实现数据存储，而存储单元只能实现数据存储而不能进行数据分析，红外或蓝牙芯片只负责与外界数据交换，而不能实现数据处理。若干个模块之间通过PCB上的导线连接，这样不但信号之间容易相互干扰，而且相对较长的互连线制约着频率的提高，同时较大面积的PCB又使电子设备的大小得不到有效的控制。但是，3D封装的特点恰好弥补了上述不足，它在封装体内采用芯片间的互连技术使得芯片之间连线长度显著缩短，将几个不同功能的模块整合在一起，使单个封装体拥有更强的功能，同时有效地减小了PCB大小，甚至可以将红外或蓝牙芯片集成在封装体内，实现了对外数据交换。同时，采用3D封装使得外围电路元器件数目减少，这样电路的功耗得以降低。显而易见，采用3D封装并结合系统芯片的可复用IP技术，必将使SOP的性能更上一个台阶[6-8]。
5结束语
IC制造技术日新月异，而封装技术则伴随着IC设计和制造技术的发展经历了漫长之路。叠层3D封装的出现，解决了长期以来封装效率不高，芯片间互连线较长而影响芯片性能以及使芯片功能单一的问题，它使LSI芯片体积小、重量轻、功耗低、功能趋于完善。因此，叠层3D封装更适合于便携式电子信息产品和高频率、高性能的电子设备，其中采用3D封装的存储器几乎在体积不变的情况下将容量翻倍且频率更高。
根据不同的应用领域，应选择最适合的3D封装技术，具体方案为：对于相同的芯片，采用裸芯片叠层技术最适用；对于不同的芯片则应尽量采用MCM叠层封装；而将薄型MCM柔性电路板叠层封装，并用环氧树脂灌封，则是减小体积的有效措施。随着叠层式3D封装技术的研发进展，其成本必然会进一步下降，届时这一先进的封装形式必将超越传统的平面封装方式，在IC产业链测封行业熠熠生辉，充满着活力和生机。