材料制造新技术论文范文(两大巨头，七篇论文，二维材料的新进展)

在2022年12月举行的IEDM上，英特尔发表了一篇关于二维材料的论文，台积电发表了6篇相关论文。显然，至少三个前沿逻辑公司中的两个对二维材料非常感兴趣。

在深入研究论文之前，需要了解一些背景信息。

逻辑缩放

逻辑设计由标准单元（standardcells）组成，如果您要扩展逻辑以增加密度，则标准单元必须缩小。

标准单元的高度通常表征为M2P(Metal-2Pitch)乘以轨道（tracks）数。虽然这是一个有用的指标，但它掩盖了单元高度还必须包含构成单元的设备这一事实。图说明了一个7.5轨道标准单元，并在单元左侧显示了M2P和轨道，并且在单元右侧是相应器件结构的横截面图。

标准单元的宽度由一定数量的CPP(ContactedPolyPitches)组成，其数量取决于单元类型以及如何处理单元边缘的扩散中断（diffusionbreaks）。再一次说明，CPP是由一个器件结构组成的，当CPP微缩时，它必须微缩。图1说明了CPP，底部是器件结构的横截面图。

英特尔、三星和台积电都已从平面器件转向FinFET，目前正处于向水平纳米片(HNS)过渡的初期阶段。目前三星正在量产HNS，英特尔和台积电分别公布了2024年和2025年的HNS量产目标。

向HNS的转变提供了多种缩小单元高度的机会。HNS可以用单个纳米片堆叠替代多鳍（multiplefin）nFET和pFET器件，从而缩小器件的高度影响。Forksheet和CFET对HNS的增强可以减少甚至消除np间距。

CPP由栅极长度(Lg：GateLength)、间隔层厚度(Tsp：SpacerThickness)和接触宽度(Wc：ContactWidth)组成，见图3。

可以通过降低Lg、Tsp或Wc或三者的任意组合来缩小CPP。Lg受设备提供可接受泄漏能力的限制。图4说明了各种器件的Lg长度。

从图4可以看出，限制沟道厚度和/或增加栅极数量可以缩短Lg。

所谓的2D材料由厚度小于1nm的单层材料组成，改善了对沟道的栅极控制并使Lg降至约5nm。在这些尺寸下，硅的迁移率很低，使用具有更高迁移率和更高带隙的其他材料可以进一步减少泄漏。将Lg缩小到~5nm的能力可以显著缩小CPP，从而缩小标准单元。

二维材料挑战

过渡金属二硫族化物(TMD：TransitionMetalDichalcogenides)，例如MoS2、WS2或WSe2，已被确定为在单层厚度下具有高迁移率的感兴趣材料（硅在这些维度上具有较差的迁移率）。要实际使用这些材料，需要解决几个挑战/问题，这也是文章谈到的7篇论文中探讨的挑战/问题：

器件性能——用这些材料制造的器件是否真的能在短Lg下提供良好的驱动电流和低泄漏。触点——2DTMDfilms是原子级别的光滑且难以形成良好的低电阻接触。成膜——目前在蓝宝石衬底上使用高温MOCVD形成2Dfilms，然后将生成的薄膜转移到300mm硅晶圆上进行进一步处理。这不是一个实际的生产过程。

呈现的结果

在由英特尔CJDorow等人撰写的论文7.5“GatelengthscalingbeyondSi:Mono-layer2DChannelFETsRobusttoShortChannelEffects”中，他们基于AI对材料性能进行了探索。

根据该文章介绍，基于2D材料的设备的最终目标是堆叠类似于HNS堆叠的2D层，但每个沟道更薄，从而实现更短的Lg和堆叠中的更多层。图5说明了差异。

英特尔在背栅(backgate)上湿法转移了MBE生长的MoS2薄膜，然后评估了带有背栅和附加前栅（frontgate）的器件，并得出了源极-漏极距离为25nm。图6说明了器件结构。

英特尔在他们的实验中遇到了一些分层问题，但能够通过实验确认他们的建模结果，并得出结论，双栅极设备应该能够缩小到至少10纳米，并具有低泄漏，见图7。

在台积电MahaveerSathaiya等人撰写的论文28.4“ComprehensivePhysicsBasedTCADModelfor2DMX2ChannelTransistors”中，他们讨论了2D设备的综合仿真模型，并针对3个数据集校准了该模型。能够准确地对2D设备建模将是该技术进一步发展的关键。

在台积电NingYang等人撰写的论文28.1“ComputationalScreeningandMultiscaleSimulationofBarrier-FreeContactsfor2DSemiconductorpFETs”中，。他们使用从头计算的方法来筛选2D设备的接触材料。

按照他们的计算，WSe2接触电阻的最佳报告实验结果为950Ω·μm，在这项工作中，Co3Sn2S2预计能够达到接近量子极限的20Ω·μm。此外，模拟设备预计会产生约2mA/μm的状态电流。在蓝宝石衬底上进行溅射，然后进行高温退火工艺(800°C)，结果表明可以生成具有预期化学成分和晶体结构的Co3Sn2S2。

在台积电的Ang-ShengChou等人撰写的论文7.2，“High-PerformanceMonolayerWSe2p/nFETsviaAntimony-PlatinumModulatedContactTechnologytowards2DCMOSElectronics”中，他们介绍了Sb-Pt调制触点（modulatedcontacts）的实验结果，该触点在WSe2上实现了创纪录的接触电阻——pFET为750Ω·μm，nFET为1,800Ω·μm，并实现了约150μA/μm的导通电流。这些结果不如论文28.1中的预测好，但代表了实验结果与模拟结果。

在台积电公司TerryYTHung等人的论文7.3“pMOSFETwithCVD-grown2Dsemiconductorchannelenabledbyultra-thinandfab-compatiblespacerdoping”中，他们介绍了致力于生产类型的pFET。许多2D材料工作是在肖特基二极管上完成的，但MOSFET具有较低的接入电阻。为了创建实用的MOSFET，需要一个带有掺杂间隔物的CVD生长沟道。在本文中，通过用O2等离子体处理WSe2以产生WOx作为掺杂剂来产生断带隙掺杂间隔物。该过程是自对准和自限制的，如图8所示。

CVD生长的2D层仍然单独生长然后转移，但该过程的其他部分与生产兼容。该器件实现了最低的Rc——约为1,000Ω·μm。

具有WSe2沟道和相对较高的Ion>10-5A/μm的晶体管，以获得良好的SS< 80mV/dec。

在台积电Tsung-EnLee等人撰写的论文7.4“NearlyIdealSubthresholdSwinginMonolayerMoS2Top-GatenFETswithScaledEOTof1nm”中，他们展示了在具有顶栅（topgate）的CVD生长的MoS2上的ALD生长的~1nmEOT的基于Hf的栅极氧化物，并实现了低泄漏和68MV/dec的近乎理想的亚阈值摆幅。TMD材料上的无针孔氧化物很难实现，这项工作显示出优异的结果。

最后一篇论文34.5是台积电Yun-YanChung等撰写的“FirstDemonstrationofGAAMonolayer-MoS2NanosheetnFETwith410μA/μmIDat1VVDat40nmgatelength”，在文中，台积电公司的人展示了采用集成工艺流程制造的具有良好性能的MoS2器件。

尽管本文仍需要进一步研究，但顺序沉积（equentiallydeposited）了2和4堆TMD和牺牲材料（sacrificialmaterial）。

二维材料和牺牲层的顺序沉积与薄膜转移相比是一种生产类型更多的工艺，而且成本也可能更低。

然后使用金属硬掩模将所得堆叠蚀刻成鳍状物。图11.说明了“fin”形成的结果。

与水平纳米片堆叠的情况一样，需要内部间隔物来减少电容。为了形成内部间隔，需要额外的牺牲材料来防止2D层坍塌。图12.说明了内部间隔过程。

最后，形成金属边缘触点，并释放沟道。图13.说明了金属边缘触点。

由于在接触区和延伸区中没有掺杂，所得器件具有高接触电阻。如图演示了具有40nmLg的1层器件，Vth约为0.8伏，SS约为250mV/dec，驱动电流为410μA/μm。

通过这7篇论文，说明了在2D设备方面取得的巨大进步以及两家领先设备生产商的兴趣水平。我最近完成的一些预测表明，二维CFET的逻辑密度可以达到目前最密集的生产标准单元的5倍。二维CFET可能是2030年代的技术，而不是2020年代的技术，这表明逻辑扩展远未结束。