芯片设计制造封装一体化技术(中国芯片如何突破美国的技术封锁？)

中国芯片如何突破美国的技术封锁？答案是3D封装

美国对华禁售EUV光刻机之后，中芯国际先进制程研发受阻，华为也陷入无芯可用的困境，而研发成熟可用的EUV光刻机少则五年、十年，多则二十年，而绝大多数国家甚至永远都没办法研制成功。中国芯片业如何突出重围，打破眼前的困局呢？积极发展3D封装技术是最佳途径。

3D晶圆级封装，英文简称（WLP)，包括CIS发射器、MEMS封装、标准器件封装。是指在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术，它起源于快闪存储器(NOR/NAND)及SDRAM的叠层封装。主要特点包括：多功能、高效能；大容量高密度，单位体积上的功能及应用成倍提升以及低成本。

主要分类有：

一：封装趋势是叠层封(PoP)；低产率芯片似乎倾向于PoP。

二：多芯片封装(MCP)方法，而高密度和高性能的芯片则倾向于MCP。

三：以系统级封装(SiP)技术为主，其中逻辑器件和存储器件都以各自的工艺制造，然后在一个SiP封装内结合在一起。

大多数闪存都采用多芯片封装（MCP，MultichipPackage），这种封装，通常把ROM和RAM封装在一块儿。多芯封装（MCP）技术是在高密度多层互连基板上，采用微焊接、封装工艺将构成电子电路的各种微型元器件(裸芯片及片式元器件)组装起来，形成高密度、高性能、高可靠性的微电子产品(包括组件、部件、子系统、系统)。技术上，MCP追求高速度、高性能、高可靠和多功能，而不像一般混合IC技术以缩小体积重量为主。但随着Flash闪存以及DRAM闪存追求体积的最小化，该封装技术由于使用了金属丝焊接，在带宽和所占空间比例上都存在劣势，而WSP封装技术将会是一个更好解决方案。

在尺寸和重量方面，3D设计替代单芯片封装缩小了器件尺寸、减轻了重量。与传统封装相比，使用3D技术可缩短尺寸、减轻重量达40-50倍;在速度方面，3D技术节约的功率可使3D元件以每秒更快的转换速度运转而不增加能耗，寄生性和方法;硅片后处理等等。

3D封装改善了芯片的许多性能，如尺寸、重量、速度、产量及耗能。当前，3D封装的发展有质量、电特性、机械性能、热特性、封装成本、生产时间等的限制，并且在许多情况下，这些因素是相互关联的。3D封装开发如何完成、什么时候完成?大多数IC专家认为可能会经历以下几个阶段。具有TSV和导电浆料的快闪存储器晶圆叠层很可能会发展，随后会有表面凸点间距小至5μm的IC表面-表面键合出现。最后，硅上系统将会发展到存储器、图形和其它IC将与微处理器芯片相键合。

事实上，联电以及格芯皆已经放弃了在7纳米工艺上的研发投入，转身投入了3D封装领域！英特尔则推出了业界首创的3D逻辑芯片封装技术——Foveros。这一全新的3D封装技术首次引入了3D堆叠的优势，可实现在逻辑芯片上堆叠逻辑芯片。首款Foveros产品将整合高性能10nm计算堆叠“芯片组合”和低功耗22FFL基础晶片。它将在小巧的产品形态中实现世界一流的性能与功耗效率。2018年英特尔推出突破性的嵌入式多芯片互连桥接（EMIB）2D封装技术之后，Foveros将成为下一个技术飞跃。目前英特尔封装技术领先业界，EMIB、3DFoveros已经运用在产品中，CO-EMIB、ODI拥有一些开放标准，推动产业实现更多规模化地生产制造。英特尔还率先推出了混合结合(HybridBonding)封装技术，这项新技术能够加速实现10微米及以下的凸点间距，提供更高的互连密度、带宽和更低的功率。同时，英特尔在硬件产品领域的积累也是实现这种分解设计的必要基础。英特尔产品覆盖从物联网到云端、通讯，而整个通讯中从基站到核心网的产品都有，这些性能都可以成为实现Chiplet的重要资源，从而让芯片拥有更强大的能力。

在我国，浙江海宁有一家公司用40纳米的工艺做成了14纳米的性能，而且功耗和性能提升非常大，就是通过3D分装的技术把整个系统提升上来。另外紫光国芯把存储和逻辑计算在两张芯片上，做完以后堆叠起来，使它的性能提升了一个量级，用比较成熟的工艺得到了比较先进的系统性能。