纳米制造技术汇报材料(纳米集成电路制造工艺-超浅节技术)

PN结是在半导体底材上进行掺杂的区域，它是集成电路器件（如二极管和晶体管）的基本部件。PN结通常是通过离子注入，再经过高温的热处理将注入离子活化而形成的。随着电子器件尺寸的进一步缩小，对于器件的性能，如漏电流和开关速度等，PN结的质量和界面性质正扮演着越来越重要的角色。图10.1的场效应管示意图中，分别演示了源漏极（SD）及源漏扩展结构（SDE）所对应的PN结位置及深度。

器件尺寸的缩小要求栅极尺寸按照一定的设计规则相应减小，而为了降低短沟道效应，源漏极的结深也要相应地缩小。器件尺寸缩小后，其本征的工作电阻（Ron=Vdd/Ion）降低了，这就要求源漏极的串联电阻（Rseries）也要相应地低至一定程度（对应器件工作电阻的一小部分）以满足器件性能需求。并且，随着金属氧化物半导体场效应晶体管（MOSFET）尺寸缩小后，从金属硅化物到源漏极的接触电阻愈加限制器件的性能。因此，控制掺杂离子/元素的浓度、分布轮廓、活化以及硅化物的形成，都是超浅结技术的关键组成部分，对器件的性能也有着重要的影响。

近年来，在超浅结技术方面，我们看到了许多可喜的进展。在离子注入方面，大分子离子注入和低温离子注入技术的应用，可以得到更低的离子植入射程端缺陷和更好的非晶化效果，从而使注入离子有更好的活化效率。在热制程方面，毫秒级或亚毫秒级的退火工艺已经迅速地取代传统的热处理工艺或成为传统退火工艺的必要补充。

10.2离子注入

离子注入就是将纯净的具有一定能量的带电离子均匀地注入硅片的特定位置（这个特定位置一般由光阻或其他掩膜层来定义）的过程。利用离子注入方法在半导体中掺杂是贝尔实验室的肖克利1954年的发明。通过离子注入形成掺杂（N型或P型硅衬底中掺入P型杂质硼、铟，或者掺入N型杂质磷、砷等），是制作半导体器件的基础。

经过半个多世纪理论和实践的研究发展，离子注入技术和设备在半导体及超大规模集成电路制造业界已经非常成熟。但是随着CMOS器件的关键尺寸缩小到45nm以下，轻掺杂源漏的PN结深已经小于20nm，而且对深度分布的轮廓要求越来越陡，这就要求注入离子的能量要足够低。如果以硼为标准换算，在45nm节点，PMOS轻掺杂源漏的离子注入能量要在1000eV甚至是几百个eV以下。

如此低的能量，用传统的三氟化硼作为离子源根本无法调出稳定的束流来满足工业生产的要求，在这种情况下，半导体业界已经开始用大分子团诸如碳硼烷（，，，C2B10H12，B10H14，B20H28，B18H22）等取代传统的BF2+、B+进行离子注入。

另一方面，为了得到低阻值的超浅结，源漏极（SD）及源漏扩展结构（SDE）离子注入的能量在降低，而剂量却基本保持不变甚至有所增加，同时在注入离子活化方面，也引入了毫秒级的高温退火工艺。这使得器件对离子注入的缺陷控制很敏感，比如说离子注入引起的硅表面损伤和射程端缺陷将大大增加源漏端的漏电流，在后续的镍硅化物形成过程中可能形成管道缺陷。近些年来，离子注入缺陷控制的研究和应用也越来越深入和成熟，比如说低温离子注入和为了降低离子活化过程中瞬时增强扩散而额外的共同离子注入（如C、F、N）。下面就对这几种比较新的离子注入工艺作简单介绍。

1．大分子离子注入（molecularimplants）

在注入能量小于1keV的情况下，现有的离子注入设备已经很难调出稳定的束流来完成工艺需求，哪怕是用较高能量的萃取电压来得到离子束，然后再将离子束降低到所需的注入能量。

为解决这一难题，业界用磷和砷的二聚和多聚离子，如、、、P2、P4、AS2、AS4来取代N型的P和As来作为NMOS管源漏极（SD）及源漏扩展结构（SDE）离子注入源。因为要得到相应的注入射程，二聚和四聚离子的注入能量会高很多，对于离子注入机来说，就能得到相对高的束流；并且同时注入多个原子，也大大提高了注入效率。而对于PMOS来说，含硼的大分子，如、、B10H14、B18H22、C2B10H12等则用来取代传统的B或BF2离子注入，以形成源漏扩展结构的超浅结。

如图10.2所示，在等效的注入能量相同的情况下，B18和B36可以得到更大的注入束流。而传统的离子注入，虽然用很高的萃取比可以得到较大的注入束流，但是一方面离子束流不稳定，容易随着距离放大而散焦，另一方面，离子束所带的能量不纯，容易造成能量污染。用B18和B36，在等效于单个硼离子能量300eV条件下进行离子注入所得到的硼元素的纵向分布如图10.3所示，可以得到结深在10nm左右，纵向分布很陡的硼掺杂。

除了上述的优点外，用大分子离子注入还有另一个显而易见的好处：因为团半径大，质量数高，不用前置的非晶化离子注入就可以得到界面比较平整的非晶态层（见图10.4），经过热处理后也比较容易重新结晶化为形貌完整的单晶；而且大分子离子注入本身是掺杂和非晶态二合一的注入过程，它所造成的硅衬底的晶格损伤和缺陷会比传统的注入方式低很多。正是因为具有上述优点，大分子离子注入应用在器件的制造上表现出一些优异的电学性能（见图10.5）。

2．低温离子注入（cryogenic/coldImplants）

晶片温度对离子注入工艺的影响很大，业界也早有研究，只是最近几年又被工艺界重新提起，并已经或正在用于先进的45/40，32/28nm甚至更低节点的生产和工艺研发。各家机台产商，如维利安（Varian）公司、亚舍立（Axcelis）公司等也都提出了各自的解决方案。

离子注入机本身并没有多少改变，只是额外用一台冷却器通过冷却液或液氮的循环，来实现对晶圆温度的控制，可以让离子注入过程中，硅片温度保持在0℃以下，甚至到-100℃或更低。低温离子注入对制程工艺的改善主要表现在可以生产更厚的非晶层（见图10.6），更平整的非晶/单晶界面，更少的射程端缺陷（endofrangedefect）以及在随后退火过程中可以使注入离子达到较高的活化和相对较少的扩散。

这是因为在低温下，原子晶格处于较低的能量状态，在被注入离子破坏后，相对比较难恢复单晶态，因此非晶化的速度比较快，形成的非晶层也比较厚，并且在此过程中产生的间隙（原子）也比较容易停留在非晶态层中，可以得到比较低的射程端缺陷。图10.7就是一个比较明显的例子，同样的注入能量和剂量，不管用点状还是用带状的离子束流，或是同样用点状离子束注入不同温度条件的硅片上，最后得到的硼元素随深度的轮廓分布是相同的，而氟元素的深度分布却相差很大，特别是深度在25nm左右的氟的第二个尖峰位置。注入时温度控制在室温的硅片所对应的氟的第二个尖峰浓度要低很多，这是因为氟容易被射程端缺陷所捕获，较低温度的注入条件（硅片温度）和较高的注入速率（doserate）都可以得到比较厚的非晶态层和较低的射程端缺陷。

正是因为有上述的优点，低温离子注入在真正半导体器件的制作中才会表现出比较好的电学性能（见图10.8），如较低的漏电流、较少的镍硅金属硅化物管道缺陷（pipingdefect）等。

3．共同离子注入

共同离子注入是（co-implantation或cocktail-implantation）的中文翻译，原意是指用类似于调鸡尾酒的办法，将除通常所需注入的N或P型离子之外的其他杂质离子（如碳，氟，氮等）一起注入所需器件的特定区域，用来调节最终浅结的深度、轮廓以及改善器件可靠性和延长使用寿命。

用共同离子注入的办法来抑制退火过程中掺杂元素的扩散，提高掺杂元素的活化在65nm节点就已经得到了广泛的应用，现在已经成为一种通行的做法。以PMOS为例，在做源漏极延伸时，碳和氟离子就经常被用于共同离子注入，以减少硼元素的扩散和提高它的活化率。图10.9说明了共同离子注入的作用原理：

①通常的硼和磷离子注入，硼和磷靠近射程端缺陷区域，在退火时易扩散并和间隙原子形成掺杂缺陷簇；

②前置非晶态离子注入让掺杂元素远离射程端缺陷区，但退火过程中回流的间隙原子会促进硼扩散；

③碳或氟的共同离子注入，会俘获间隙硅原子和其他缺陷位，防止硼纵深扩散和形成掺杂缺陷簇而较低活化率。

图10.10的扫描扩展电阻式显微镜照片清楚地说明了碳的共同注入，大大地减少了硼在沟道下方的横向和纵向扩散。正是因为这些优势，使得共同离子注入在器件的短沟道效应的抑制、漏电流的降低以及工作电流的提高方面都有很大的改善（见图10.11）。

4．离子注入技术未来发展方向和挑战

随着CMOS技术延伸到32/28nm和22/20nm节点以下，传统的平面型器件也将被3D器件双栅Fin-FET结构等取代，等离子体掺杂在半导体器件制造中应用也提上了日程，并且越来越广泛。

但传统的离子注入技术，由于它的准确控制性（注入杂质的纯度，浓度及注入深度），优良的而均匀性和重复性（单一硅片和硅片之间），况且离子注入设备本身有非常良好的稳定性和可维护性，又有很强大的生产能力，因此离子注入仍将是掺杂的首选方法。

在离子注入设备和工艺不断改进的同时（如离子注入角度的控制，能量污染的控制，低能量离子束的稳定性和生产性的提高等），离子注入的应用范围也得到了不断的拓展，比如说在更先进的金属栅工艺中功函数的调整、金属硅化物接触性能的改善、在应力方面的应用、改变薄膜的性质与改变刻蚀或化学机械研磨的数率等，而各种离子注入技术间的结合（如用低温的大分子以及与其他技术（如退火工艺）间的结合）也越来越紧密。

10.3快速热处理工艺

快速热处理工艺在制造先进的集成电路器件中扮演着重要角色，在不同代的CMOS制造工艺中有着广泛的应用，比如说，硅化钛、硅化钴、硅化镍的形成，离子注入造成的晶格损伤的修复，掺杂离子/元素的活化，介电材料的形成，沉积薄膜的重平坦化等。在这些应用中，最主要的就是超浅结的形成，包括源漏极（SD）及轻掺杂源漏（LDD）或源漏扩展结构（SDE），如图10.1所示。而表10.1则列出了CMOS器件PN结深与超大规模集成电路的演变趋势。

随着沟道长度的减小，所谓的短沟道效应（shortchanneleffect）会越来越显著，相应的源漏极及轻掺杂源漏的PN结深也要求越来越浅。为了得到低薄层电阻的超浅结，一方面必须采用高剂量低能的离子注入技术，另一方面必须采用高温热预算低的快速热处理技术。图10.12列出了几种常见的热处理工艺，跟传统的炉管退火工艺相比，这几种工艺采用单一的反应腔室，升降温的速率及所能达的最高温度都有了很大的提高。下面对这几种比较先进的热处理工艺及它们在PN超浅结方面的应用做简单介绍。

1．浸入式退火（soakanneal）

如图10.12所示，浸入式退火是指在晶圆的温度升高到设定的温度后，继续保持一段时间以达到足够的注入离子活化，薄膜致密化或其他效果。一个典型的快速热处理反应室如图10.13所示，大功率的卤素钨灯发光通过石英窗后照射到晶片上，并使晶片加热。因为晶片置于一定的支持物上并只保持边缘接触，这样晶片正面的加热灯光不会漏到晶片的背面，因而置于反射板下的测温计就可以根据黑体辐射的原理侦测到晶片的温度并实时反馈到温度控制器，而温度控制器将得到的温度值与工艺程式去比较来改变各组灯泡的功率，以期达到温度闭环控制的目的。为了提高整个晶片的均匀性，在一些快速热处理设备中，设计额外的功能让晶片在热处理过程中保持一定的速度旋转。浸入式退火主要应用于0.13μm及更早的几代CMOS器件中PN结的形成及井区离子注入后的活化及驱进。

2．尖峰退火（spikeanneal）

如图10.12所示，尖峰退火是浸入式退火的一种极致。在尖峰退火过程中，晶圆以极快的升温速度（最快可达近250°/s）升高到设定的温度后，又以较快的降温速度（最快可达近90°/s）将其冷却到600℃以下。

尖峰退火的设备跟普通浸入式退火的设备基本一样，但是为了达到快速升降温的目的，在工艺和设备上还是有些特殊的要求，比如说，为了达到快速升温的要求，需要大功率的灯泡，温度实时控制的频率也会有所提高；另外，为了达到快速降温的目的，就需要用大流量的氮气甚至氦气来提高热交换的速率。

尖峰退火主要应用在0.13μm以下的CMOS器件制造工艺中，位于轻掺杂漏和源漏极离子注入之后，在形成超浅结的同时，修复离子注入造成的晶格损伤和缺陷。

3．毫秒级退火（millisecondanneal）

随着CMOS器件关键尺寸的缩小，我们希望得到的PN结深度越来越浅，同时对应的薄层电阻要相应的低，以降低源漏极到栅极氧化层的连续电阻。这对退火工艺提出了越来越高的挑战，这是因为我们可以通过提高退火的温度来提高注入离子的活化以降低薄层电阻，但是温度提高后，掺杂元素的扩散也会相应增加。

在这种情况下，毫秒级退火工艺就应运而生。如图10.14所示，通常的RTA（RapidThermalAnnealing）工艺，包括浸入式退火和尖峰退火，已经不能符合一些高性能的65nmCMOS器件的要求，而毫秒级退火近1300℃的瞬间高温可以同时达到高度活化和极小的扩散目的，它可以将薄层电阻和结深的对应曲线明显地向我们所想要的方向移动，以达到45nm、32nm甚至更高阶的CMOS制程的要求。

毫秒级退火工艺可由两种主要的技术实现:

一种技术是用气体或二极管激发产生的镭射激光来加热晶圆，主要的生产厂家有超微半导体公司（Ultra-Tech）和应用材料公司（